IDF: Captain Kirk präsentiert Tri Gate-Transistor

Intel (Börse Frankfurt: INL) hat auf seinem Intel Developer Forum (IDF) von seinen Vorstößen in den Bereich der Nanostrukturen berichtet. Während sich Konkurrenten wie AMD (Börse Frankfurt: AMD) mit Prototypen eines Double Gate-Transistors rühmen, berichtete Sunlin Chou, Manager der Abteilung „Technology and Manufacturing“, von einem Tri Gate-Halbleiter. Überhaupt stand der gestrige Tag ganz im Zeichen künftiger Technologien. Bezeichnenderweise hatte auch William Shatner alias Captain Kirk einen Auftritt während der Rede von Intels Cheftechnologen Pat Gelsinger.

Gelsinger erklärte, sämtliche Komponenten der IC-Industrie seien am schrumpfen und immer mehr davon fänden auf einem einzigen Chip Platz. Bis zur Mitte des Jahrzehnts würden daher alle Intel-Prozessoren mit Funk ausgestattet sein. So liefere man künftig sozusagen Bluetooth frei Haus. Auch optoelektronische Elemente wie Sensoren sollen in den kommenden Jahren Platz auf den kleinen Siliziumplättchen finden. Gelsinger präsentierte sogar eine Datenbank sowie ein Betriebssystem für kommende Sensoren: Tiny DB und Tiny OS. Die Software sei Open Source und soll sich durch besondere Genügsamkeit in Sachen Speicher- und Energiebedarf auszeichnen.

Schließlich wies Gelsinger darauf hin, dass die Vorteile von „Sensornetzen“ mit Sensoren auf Siliziumbasis in einem Feldversuch auf Duck Island nachgewiesen wurden. Auf Great Duck Island, Maine, nutzen die Forscher des Intel Research Berkeley Lab und des College of the Atlantic ein drahtloses Sensornetzwerk, um den Mikrolebensraum auf der Insel zu studieren. Die Sensoren, die aus Chips mit Temperatur-, Feuchtigkeits-, Luftdruck- und Infrarot-Sensoren bestehen, ermöglichen den Wissenschaftlern die Beobachtung der Tierwelt und des Lebensraums auf der Insel ohne direkt einzudringen. Die umgebungsabhängigen Daten werden über eine Satellitenverbindung an das Internet geschickt. Die Forscher erhalten so alle Daten in Echtzeit. Die Sensornetz-Technologie stellt in diesem Fall eine hervorragende Alternative zur Datensammelung durch den Menschen dar.

Nach Gelsinger betrat Chou die Bühne im Convention Center zu San Jose. Er konzentrierte sich in seiner Rede auf noch kleinere Strukturen als Gelsinger. Zusammen mit der Harvard-Universität arbeite man an Verbindungen in Molekülgröße und Kohlenstoff-Halbleitern. Letztere kommen voraussichtlich schon im kommenden Jahr zum Einsatz, wenn der Pentium 4-Nachfolger Prescott in 90 Nanometer-Herstellungsverfahren gefertigt wird. Laut Intel werden dabei mit Kohlenstoff dotierte Oxide (CDO) als dielektrisches Material eingesetzt.

Wenigstens eine der beiden Techniken soll ab 2010 die Grundlage für die gesamte Chiparchitektur darstellen. „Derzeit scheinen beide sehr viel versprechend“, sagte Chou. „Entscheidend wird sein, inwieweit sie für die Massenproduktion eingesetzt werden können. Die bestimmende Frage lautet: Kann man Milliarden von diesen Leitern auf Chips anbringen und diese zuverlässig arbeiten lassen?“

Laut Chou bringen es die geringsten derzeit eingesetzten Komponenten auf 70 Nanometer. Um weiter in den Mikrokosmos vorzustoßen benötige es jedoch eines neuen Lithografieverfahrens. Demnächst soll eine „Extreme Ultraviolet“ (EUV) genannte Methode die herkömmlichen Techniken ersetzen. „Über die Entwicklungsphase sind wir schon hinaus und bewegen uns nun im Bereich der Erprobung der kommerziellen Massenproduktion.“

Aber auch die Transistoren selbst schrumpfen: Aktuell experimentiere man bei Intel mit einem Verfahren, bei dem Chipproduzenten Schichten von Atomen aufeinander legen können sollen. „Das Verfahren basiert auf chemischen Prozessen und Selbstorganisation“, so Chou. Germanium spiele dabei eine entscheidende Rolle.

Chou ging dann auf den bereits erwähnten Tri Gate-Transistor ein. AMD und IBM (Börse Frankfurt: IBM) hatten vor wenigen Tagen unabhängig voneinander von Double Gate-Transistor mit rund zehn Nanometern berichtet. Damit hätten nach Angaben von AMD etwa 100 Millionen solcher Transistoren auf einem einzigen Chip Platz. Ein von beiden Firmen so genannter „Fin Field Effect-Transistor“ (Fin-Fet) stütze sich auf eine vertikale Siliziumschicht, die im „Aus“-Modus das Entweichen von Energie verhindern soll. Laut dem Intel-Manager werde man eine ähnliche Methode einsetzen. Einen Prototyp des Tri Gate werde man in der kommenden Woche in Japan vorstellen. Dann liefere man auch aussagefähige Details. Intel will die Suppe offenbar noch etwas am kochen halten.

Intel betrachtet den Einsatz von Nanotechnologie als weiteren Schritt im Zuge der Erfüllung von Moore’s Law. Dieses besagte in der ursprünglichen Fassung, dass sich die Anzahl der Transistoren auf einem Siliziumchip jährlich verdoppelt. 35 Jahre nach seiner Formulierung durch Intel-Mitbegründer Gordon Moore hat das Gesetz immer noch seine Gültigkeit (er korrigierte die Zeitangabe von einem Jahr auf 18 bis 24 Monate).

Kontakt: Intel, Tel.: 089/9914303 (günstigsten Tarif anzeigen)