Infineon und Micron veröffentlichen DDR-Speicherarchitektur der nächsten Generation

Infineon (Börse Frankfurt: IFX) und Micron haben die vollständigen Spezifikationen der Reduced-Latency-Dynamic-Random-Access-Memory-II-Architektur (RLDRAM II) angekündigt. RLDRAM II-Produkte arbeiten mit einer Taktrate von bis zu 400 MHz und stellen die zweite Generation von Ultra-High-Speed-Double-Data-Rate- (DDR) SDRAMs dar. Die Speicherbausteine sind für Kommunikations- und Datenspeicherapplikationen vorgesehen.

Die Bausteinarchitektur mit acht Speicherbänken erziele mit Hilfe einer 36 Bit-Schnittstelle und 400 MHz-Systemtakt eine Spitzen-Bandbreite von 28,8 Gbit/s. RLDRAM II zeichne sich durch eine niedrige Latenz sowie schnelle wahlfreie Zugriffe mit Zugriffszeiten von 20 ns (Random-Cycle-Time; tRC) aus. Zu den weiteren Vorteilen von RLDRAM II gehören laut Angaben der beiden Unternehmen On-Die-Termination (ODT), gemultiplexte oder nicht gemultiplexte Adressierung, auf dem Chip integrierte Delay-Lock-Loop (DLL), gemeinsame oder getrennte Ein-/Ausgänge, programmierbare Ausgangsimpedanz und ein 1,8 V-Kern.

„RLDRAM-II-Bausteine sind eine ausgezeichnete Lösung, um Hochgeschwindigkeits-Ethernet- sowie Netzwerksystemdesigns der nächsten Generation mit Datenraten zwischen zehn und 40 Gbit/s zu realisieren“, sagte Deb Matus, DRAM Marketing Manager für Networking und Communications bei Micron. „Zu den Applikationen, die RLDRAM-Produkte verwenden, gehören Netzwerke, Consumer-Geräte, Grafikanwendungen und L3-Caches.“

Die RLDRAM-II-Bausteine sind im standardmäßigen 144 Ball FBGA-Gehäuse mit Abmessungen von elf x 18,5 Millimeter untergebracht. Die RLDRAM-II-Bausteine gibt es in drei verschiedenen Konfigurationen mit acht M x 36, 16 M x 18 und 32 M x neun.