AMD präsentieren High-Speed-Transistoren

Auf dem IEEE International Electron Devices Meeting 2003 (IEDM) in
Washington, DC, hat AMD weitere Details seiner
SOI-Transistorentwicklung (Silicon-on-Insulator) der nächsten Generation bekannt gegeben. „Bei der Verkleinerung der Transistorgeometrien entstehen bei
jeder neuen Technologiegeneration zusätzliche Herausforderungen.
Dabei ist die Reduzierung des Leckstromes im
ausgeschalteten Zustand des Transistors nur ein Problem. Ebenso wichtig ist die Maximierung des Stromflusses im
eingeschalteten Zustand des Transistors“, so Ming-Ren Lin,
AMD Fellow.

AMDs neue Multi-Gate-Transistorentwicklung umfasst
folgende Technologien:

• Fully Depleted SOI (FDSOI): Die SOI-Technologie
  (Silicon-On-Insulator) soll
  Leistungssteigerungen und Energieeinsparungen bei
  heutigen SOIs ermöglichen.
• Metal Gates: Gates, die statt aus dem heute
  verwendeten Polysilizium aus Nickel-Silizid bestehen.
• Locally Strained Channel: Ein Weg zur
  Anordnung fortschrittlicher Materialien in einer Form, die
  die Atome innerhalb des
  elektrischen Pfads des Transistors „zieht“ und Ströme
  besser fließen lässt.

Der Branchen-Fahrplan für die Strukturverkleinerung
(International Technology Roadmap for Semiconductors)
prognostiziert, dass die effektiven Gate-Längen von Transistor-
Gates, die primären, für das Ein- und Ausschalten des Stromes
zuständigen Bestandteile eines Transistors, bis auf 20 nm
verkleinert werden müssen, um die gewünschten Leistungsvorgaben
bei der 45-nm-Generation zu erfüllen. Die kleinsten
Gate-Längen von AMDs leistungsfähigsten Mikroprozessoren
betragen derzeit etwa 50 nm.