IDF: Intel präsentiert den Teraflop-Chip

Die zweite maßgebliche Neuentwicklung ist ein SRAM-Speicherchip (SRAM: Static Random Access Memory – statisches RAM) mit einer Kapazität von 20 MB, der sich oberhalb der Prozessoreinheiten befindet (stacked) und über Tausende von Interconnects den Speicher und mit den Prozessorkernen verbindet. Damit ergibt sich eine Übertragungsbandbreite von mehr als einem Terabyte pro Sekunde zwischen Speicher und den Prozessoreinheiten.

Rattner führte außerdem eine dritte Innovation vor: den kürzlich vorgestellten Hybrid-Silizium-Laser. Dieser Laser-Chip wurde gemeinsam mit Forschern der University of California in Santa Barbara entwickelt. Mit dieser Technologie könnten bis zu mehr als hundert hybrider Silizium-Laser zusammen mit anderen photonischen Silizium-Komponenten auf einem einzigen Silizium-Chip untergebracht werden. Dies könnte eine optische Verbindung ermöglichen, die in einem Geschwindigkeitsbereich von mehreren Terabit pro Sekunde arbeitet. Damit können mehrere Terabyte an Daten zwischen Chips in Computern, zwischen einzelnen Rechnern oder zwischen Servern in Rechenzentren transportiert werden.