IDF: Intel präsentiert den Teraflop-Chip

Intel hat auf dem Intel Developer Forum (IDF) einen Prozessor-Prototypen vorgestellt, der in den Teraflop-Bereich vorstößt. Technikchef Justin Rattner umriss in einer Rede künftige Online-Softwareservices, die in riesigen Mega-Rechenzentren mit mehr als einer Millionen Servern gehostet werden. Diese würden besagten Monsterchip benötigen.

Besagte Online-Softwareservices sollen es den Menschen ermöglichen, jederzeit online auf persönliche Daten zuzugreifen oder auch – mittels leistungsfähiger Endgeräte – auf digitale Unterhaltungsangebote und Programme. So könnten fotorealistische Computerspiele online bereitgestellt sowie Video-Sharing in Echtzeit und gezielte Multimedia-Datensuche unterstützt werden. „Der Aufbau von Mega-Rechenzentren und die Nachfrage nach sehr leistungsfähigen Endgeräten wird von der Branche Innovation auf allen Ebenen verlangen“, sagte Rattner. „Dazu sind Mehrkern-Prozessoren ebenso notwendig wie eine schnellere Kommunikation der einzelnen Systeme untereinander, sowie erhöhte Sicherheit und Energieeffizienz. Die Lösung dieser Herausforderungen wird sich positiv auf alle IT-Geräte auswirken. Entwicklern und System-Designern eröffnen sich neue Chancen und Märkte.“

Rattner zeigte die Bedeutung dreier entscheidender Neuentwicklungen in der Silizium-Technologie auf. So stellte er erste Details des besagten Prozessor-Prototypens vor. Dieser ist der erste programmierbare Teraflop-Prozessor der Welt. Er verfügt über 80 einfache Einheiten (Cores) und ist mit 3,1 Ghz getaktet. Das Ziel dieses Versuchs-Prozessors ist es, Strategien für die Verbindung der einzelnen Prozessor-Elemente untereinander zu entwickeln, wenn Terabytes an Daten zwischen ihnen transportiert werden – von Core zu Core und von den Cores zu dem Speicher.

„Zusammen mit unseren aktuellen Durchbrüchen in der Silizium-Photonik adressieren diese experimentellen Chips die drei wichtigsten Anforderungen für Rechenleistung im Tera-Bereich – eine Leistungsfähigkeit von Billionen Operationen pro Sekunde, eine Speicherbandbreite von Terabytes pro Sekunde sowie eine I/O-Kapazität, die sich in Terabit pro Sekunde bemisst“, sagte Rattner. „Auch wenn die kommerzielle Anwendung dieser Technologien noch Jahre in der Zukunft liegt – es ist ein erster Schritt hin zu PCs und Servern mit Leistungen im Tera-Bereich.“

Existierende Prozessor-Designs bestehen aus hunderten Millionen von Transistoren. Das Design des neuen Teraflop-Chips besteht im Gegensatz dazu aus 80 Einheiten („tiles“), die in einer blockförmigen 8×10-Matrix angeordnet sind. Jede Einheit besteht aus einem kleinen Rechenkern (Core) und einem Router. Der Rechenkern enthält einem einfachen Befehlssatz, der Fließkomma-Daten verarbeiten kann, jedoch nicht zur Intel Architecture kompatibel ist. Der Router lenkt die Datenströme zwischen den Kernen und dem Speicher über das im Chip integrierte Netzwerk.