Knights Landing: Intel nennt Details zur nächsten Xeon-Phi-Generation

Intel hat auf der International Supercomputing Conference in Leipzig weitere Einzelheiten zur nächsten Generation der Xeon-Phi-Prozessoren genannt, die unter dem Codenamen Knights Landing entwickelt wurde. Der Chiphersteller setzt damit auf einen wachsenden Markt für High Performance Computing (HPC), da Big-Data-Analyse zu einer modernen Geschäftsgrundlage wird. Intel prognostiziert eine jährliche Steigerung seiner HPC-Einnahmen um über 20 Prozent bis 2017.

Die neue Chipgeneration wird in 14 Nanometern Strukturbreite gefertigt und verfügt über mehr als 60 Prozessorkerne. Um die Effizienz zu verbessern, basiert sie auf der Silvermont-Architektur, die bereits in aktuellen Atom-Chips für Smartphones und Tablets im Einsatz ist und bei Knights Landing besonders für HPC-Anwendungen optimiert wurde. Intel gibt für die kommenden Xeon-Phi-Prozessoren eine Leistung von über 3 Teraflops in doppelter Genauigkeit (Double Precision) sowie im Vergleich zur aktuellen Generation die dreifache Single-Thread-Performance an.

(Bild: Intel)

Die vermutlich wichtigste Änderung aber besteht darin, dass Knights Landing auch als eigenständige CPU einsetzbar ist und nicht nur als PCIe-Card-basierter Koprozessor, wie es noch beim direkten Vorgänger der Fall war, dem als Knights Corner entwickelten ersten Xeon Phi. Die eigenständigen Prozessoren werden direkt auf dem Mainboard-Socket installiert. Der neue Formfaktor bedeutet, dass sich Knights Landing in einer großen Palette von Workstations und Supercomputer-Clustern verbauen und damit viel breiter nutzen lässt.

Mit der theoretischen Rechenleistung von 3 Teraflops nähert sich Intel weiter dem Ziel der Computerbranche, bis zum Ende des Jahrzehnts ein Exascale-Computersystem zu schaffen – eine Maschine mit tausendfach höherer Leistung im Vergleich zum schnellsten Supercomputer des Jahres 2008. „Der Wettlauf zu Exascale zum Ende des Jahrzehnts ist eines der Ziele, die wir im HPC-Markt alle verfolgen“, sagte Charlie Wuischpard, bei Intel als General Manager für High Performance Computing verantwortlich.

Wuischpard wies zugleich auf immer wieder neue Herausforderungen hin, die zu überwinden sind. „Während wir uns in Richtung Exaflop bewegen, werden Energieverbrauch, Netzwerkbandbreite, I/O, Arbeitsspeicher, Belastbarkeit und Verlässlichkeit zu großen Problemen, die wir lösen müssen.“ Ein weitere Hürde sieht er darin, dass viele der heute benutzten Programme für Einzelkerne und Single-Thread-Computing konzipiert wurden. „Wir wissen und haben gesehen, dass massiv-parallele Umgebungen die Zukunft sind. Während wir diese Technologien der nächsten Generation entwickeln, müssen wir uns der Herausforderungen im Bereich der Anwendungsprogrammierung bewusst sein und sicherstellen, dass wir diese Anwendungen nach vorn bringen können.“

Die neuen Xeon Phi wie auch künftige 14-Nanometer-Xeon-Prozessoren integrieren Intels Interconnect-Technologie Omni Scale Fabric, die für schnelle Datentransfers, reduzierte Latenzzeiten und höhere Effizienz optimiert wurde. Gemeinsam mit Micron entwickelte Intel einen Speicher, der bis zu einer Kapazität von 16 GByte direkt im Package der neuen Generation integriert wird. Er soll durch mehrfach höhere Bandbreite, Packungsdichte und Energieeffizienz überzeugen.

Knights Landing wird voraussichtlich in der zweiten Jahreshälfte 2015 verfügbar werden. Eine der ersten größeren Installationen plant das National Energy Research Scientific Computing Center (NERSC) des US-Energieministeriums. Das als „Cori“ bezeichnete System soll über mehr als 9300 der neuen Xeon-Phi-Prozessoren verfügen und über 5000 Wissenschaftler bei rund 700 rechenintensiven Forschungsprojekten unterstützen.

[mit Material von Nick Heath, ZDNet.com]

Tipp: Wie gut kennen Sie sich mit Prozessoren aus? Überprüfen Sie Ihr Wissen – mit dem Quiz auf silicon.de.