Mehr Speicher für IBM-Chips

IBM will im nächsten Jahr anfangen, bei seinen 45-Nanometer-Prozessoren Embedded DRAM (Dynamic Random Access Memory) statt SRAM (Static Random Access Memory) zu verwenden. Damit ließe sich die Speichermenge auf den Chips verdreifachen. Das Unternehmen will die Ergebnisse seiner Forschungen auf diesem Gebiet im Rahmen der International Solid State Circuits Conference (ISSCC) in San Francisco vorstellen, sagt Subu Iyer, Director für 45-Nanometer-Entwicklung bei IBM. Es sei vorstellbar, zwischen 24 und 48 MByte On-Chip-Cache-Speicher in diese Prozessoren einzubauen. Zum Vergleich: Der Power-6-Chip, der in diesem Jahr erscheinen soll, wird 8 MByte Pufferspeicher haben.

Moderne Prozessoren haben Pufferspeicher direkt auf dem Chip (On-Chip-Cache). Dadurch kann der Chip häufig benutzte Daten sehr nahe bei der CPU (Central Processing Unit) ablegen, wo man viel schneller auf sie zugreifen kann, als wenn sie außerhalb des Chips im Systemspeicher liegen würden.

Chip-Hersteller haben über Jahre hinweg SRAM auf Prozessoren benutzt. Aber seit die Chips immer kleiner werden, habe SRAM Probleme, mit der technischen Entwicklung mitzuhalten, so Iyer. Es tauchten Schwierigkeiten mit Leckströmen auf, so dass die Entwickler lieber Embedded DRAM benutzen würden, das weniger Transistoren brauche und nicht so viel Leckströme erzeuge.

Laut Iyer liegt das Problem darin, das bis jetzt noch niemand herausgefunden hat, wie man Embedded DRAM zusammen mit der Silicon-on-Insulator-Technik (SOI) verwenden kann. IBM benutzt SOI zum Beispiel beim Power 5, um von den Transistoren ausgehende Leckströme zu verringern. Embedded DRAM wird bei Blue-Gene-Prozessoren verwendet. Aber das Unternehmen konnte die beiden Techniken bislang noch nicht zusammenbringen. Genau das ist jetzt gelungen, und dieser Durchbruch soll auf der ISSCC bekannt gegeben werden.