Sandisk hat die Serienproduktion von Flashspeicher mit 3 Bit pro Zelle angekündigt: Der Start soll im März oder April erfolgen. Der 16-Gigabit-Chip wird mit einer Strukturbreite von 56 Nanometern gefertigt.
Die Entwicklung in Kooperation mit Toshiba habe zwei Jahre gedauert, meldet Sandisk. Die neue Architektur ermögliche 20 Prozent mehr Chipleistung pro Wafer als bei 2-Bit-NAND-Flash. Die Schreibleistung beträgt 8 MByte/s.
Gleichzeitig haben Sandisk und Toshiba in eine andere Richtung geforscht und heute zusätzlich 2-Bit-NAND-Flash mit 16 GBit angekündigt, das mit 45 statt 56 Nanometern Strukturbreite gefertigt wird. Dies verdopple die Dichte pro Chip und erlaube eine Senkung der Herstellungskosten ohne Einbußen hinsichtlich Leistung und Zuverlässigkeit, teilte Sandisk mit. Die 45-nm-Fertigung im Toshiba-Werk nahe Nagoya, Japan, habe bereits begonnen.
Die Ankündigung erfolgte im Rahmen der International Solid State Circuits Conference (ISSCC), wo heute Toshiba und Sandisk gemeinsam über ihre Entwicklungen referieren werden. Sandisk stellt auch ab dem 11. Februar auf dem Mobile World Congress in Barcelona (MWC, ehemals 3GSM) aus. Der Stand mit der Nummer 8C74 findet sich in Halle 8.
Neueste Kommentare
2 Kommentare zu Sandisk kündigt Produktion von Flash mit 3 Bit pro Zelle an
Kommentar hinzufügenVielen Dank für Ihren Kommentar.
Ihr Kommentar wurde gespeichert und wartet auf Moderation.
3 Bit pro Zelle?
Ja, wenn der Artikel jetzt noch das erklärt hätte, worauf die Überschrift neugierig gemacht hat… aber nichts dergleichen.
Ist die neue Technologie vielleicht doch so unzuverlässig, dass jedes Bit dreifach gespeichert werden muss?
Tut uns Leid, dass wir Sie enttäuscht haben. Wie es genau funktioniert, hat Sandisk uns leider noch nicht verraten. Hoffentlich folgt bald ein ausführliches PDF – den Vortrag auf der ISSCC haben nämlich leider auch wir verpasst. Viele Grüße, die Redaktion
AW: 3 Bit pro Zelle?
schon mal von ‚multilevel cell‘ gehört?
Man kann in einer Zelle normalerweise ein Bit speichern, also ‚Ladung auf dem floating gate‘ oder keine Ladung dort.
Bereits bei 2Bit/Zelle werden drei verschieden große Ladungsmengen (4 Zustände: keine Ladung, 1/4, 1/2, 3/4 oder so) dort deponiert und beim Auslesen unterschieden. 3Bit/Zelle macht dies halt mit dann 7 Stufen plus ‚keine Ladung‘ um die 8 Zustände, die für 3bit nötig sind zu realisieren.
Detail stehen sicher verschleiert in den zugrundeliegenden Patenten ;-)