IBM stellt neuen Super-Chip Power4 vor

Entwickler des Rochester-Teams von IBM (Börse Frankfurt: IBM) werden voraussichtlich zur elften „Hot Chips“-Konferenz (15. bis 17. August) an der amerikanischen Stanford-Universität einen neuen Super-Chip präsentieren: Der Power4-Prozessor soll ab 2001 in den AS400- und RS/6000-Server-Familien der Firma zum Einsatz kommen.

Der Power4 ist der erste IBM-Chip, der zwei Prozessoren auf Kupferbasis (0,18 Mikrometer Strukturbreite) und einen Level-2-Cache auf einmal aufnehmen kann. Er soll über zwei Fließkomma-Einheiten pro Kern beziehungsweise vier FPUs (Floating Point Units) pro Einheit verfügen. Verschiedene Lade- und Speicherstationen sollen für die volle Ausnutzung bestehender Bandbreiten sorgen.

Der Power4 soll die Produktion von 32-Wege-Server ermöglichen, in denen dann jeweils 16 Power4-Chips zum Einsatz kommen. Der Bus soll dabei mit einer Taktfrequenz von 500 MHz betrieben werden. „Ziel ist es, den Bus mit der halben Geschwindigkeit des Prozessors zu fahren – der schneller als 1 GHz arbeiten soll“, erklärte IBM-Ingenieur Carl Anderson in der US-Presse. Derzeit laufe der Bus in bestehenden Power3-Systemen mit einer Taktfrequenz von 250 MHz.

Laut Anderson wird der Chip jedoch lediglich auf dem Papier präsentiert: Die Power4-Projektleiter Brad McCredie und Roger Bailey wollen das Design der CPU vorstellen, in einem anderen Vortrag wird der Entwickler Frank Ferraiolo auf Details eingehen.

Kontakt: IBM, Tel.: 07031/160