IBM: Chip-Architektur für 4,5 GHz

Patentweltmeister IBM (Börse Frankfurt: IBM) hat einen Durchbruch bei seinen Bemühungen um eine schnellere Chip-Architektur mitgeteilt. Im Experiment seien Taktraten von bis zu 4,5 GHz erreicht worden. Zudem würden Chips mit der neuen Technik nur halb soviel Energie wie herkömmliche CPUs benötigen, erklärten Entwickler von Big Blue auf der International Solid State Circuits Conference (ISSCC) in San Fransisco.

Die neue Prozessortechnik namens Interlocked Pipeline CMOS, kurz IPCMOS, setzt laut dem Cheftechniker Randall Isaac auf konventionelle Silizium-Transistoren in Verbindung mit der Silicon-on-Insulator-(SOI-)Technik.

Das SOI-Verfahren basiert auf der Zufuhr von Sauerstoff, der als Isolationsschicht unter die Oberfläche von Silizum-Waferscheiben aufgebracht wird, aus denen die einzelnen Chips geschnitten werden. Die Isolationsschicht erzeugt eine Art dünnen Kanal, der elektrische Impulse „reibungslos“ und deshalb schneller sowie mit geringerem Strombedarf transportiert. „Das ist wie Daten über Eis zu schieben, statt sie durch Sand zu ziehen“, erklärt IBM-Sprecher Tom Beermann.

Das bedeutendste Feature der IPCMOS-Technik ist aber die Dezentralisierung verschiedener Bereiche auf dem Chip. So müssen schnellere Einheiten nicht auf den Abschluss einer Berechnung eines langsameren Bereiches warten. Bei herkömmlichen CPUs steuert eine Zentraleinheit alle Teile gleichzeitig. „Eine synchrone Zeitschaltung auf einem Chip kann bei steigenden Taktraten kaum mehr durchgehalten werden, zumal sie die Performance deutlich einschränkt“, erklärte der Entwickler Stanley Schuster. „Wir sind der Überzeugung, mit dem neuen Design diese Probleme überwinden zu können.“

Aktuelles und Grundlegendes zu Prozessoren und Mainboards von AMD über Intel bis Cyrix bietet ein
ZDNet-Special.

Kontakt:
IBM, Tel.: 01803/313233