Finale Spezifikation von PCI Express 3.0 ist fertig

Die für die Entwicklung von PCI Express zuständige PCI Special Interest Group (PCI-SIG) hat die finale Spezifikation 3.0 des Erweiterungsstandards zur Verbindung von Peripheriegeräten mit dem CPU-Chipsatz veröffentlicht. Die neueste Version bietet eine höhere Bandbreite und liefert neue Funktionen für den am weitesten verbreiteten I/O-Bus.

PCIe 3.0 erhöht die Taktfrequenz auf 8 GHz, bleibt aber zu den früheren Spezifikationen PCIe 1.x und 2.x mit 2,5 GHz respektive 5 GHz kompatibel. Durch den höheren Takt erreicht PCIe 3.0 Netto-Bandbreiten von knapp 1 GByte/s in einer Richtung auf einer einzelnen Leiterbahn (x1). Bei einer Übertragung über 32 Leiterbahnen (x32) steigt die Transferrate analog dazu auf bis zu 32 GByte/s.

Die bisherige 8B/10B-Kodierung wird von einer 128B/130B-Kodierung abgelöst. Dadurch soll sich die Effizienz deutlich erhöhen, was unterm Strich eine Verdopplung der Bandbreite ohne die Verdopplung der Taktfrequenz ermöglicht.

Zu den weiteren Neuerungen zählen zusätzliche Mechanismen zur dynamischen Anpassung des Stromverbrauchs, verbessertes Latency Tolerance Reporting (PDF) und eine optimierte Fehlerkorrektur. Hardware-Hersteller haben ab sofort Zugriff auf die „PCI Express Base 3.0 Specification“ und können die Technik in ihre Produkte integrieren.