IDF: Details des Pentium 4

San Jose – Auf dem Intel Developer Forum (IDF) in San Jose hat der Prozessorhersteller erstmals Details zum Pentium 4 genannt. Es handelt sich nach Aussagen des Intel-Managers Jeff Austin um die größte Neuentwicklung des Unternehmens seit 1995 und der Einführung der P6 Micro-Architecture. Die Aufgabe des für das vierte Quartal dieses Jahres versprochenen Pentium 4: Das kommende „visuelle Internet“, also das vor allem aus 3D-Grafiken und Videos bestehende Internet, zu befeuern.

Der Senior Vice President, General Manager und Chef der Prozessorenabteilung bei Intel, Albert Yu, demonstrierte am Dienstag den Teilnehmern der Developer Conference einen Pentium 4, der langsam aber stetig auf knapp über 2000 MHz getaktet wurde. Yu demonstrierte den Leistungsunterschied zwischen dem Pentium III und dem Pentium 4 anhand eines Videos, das von den Zuhörern seiner Ansprache gemacht wurde.

Zudem präsentierte er die Fähigkeiten des Chips indem er auf einen Touchscreen mit der 3D-Darstellung eines Gartenteiches tippte und dieser elektronische Impuls in Echtzeit Wellen berechnete und darstellte.

Die dem P4 zu Grunde liegende Architektur nennt sich „Netburst Micro-Architekture“. Sie besteht aus 42 Millionen Transistoren, einem 400-MHz-Systembus, einem „Advanced Transfer Cache“, einer „Hyper Pipelined Technology“, „Streaming SIMD Extensions 2“, neuen und erweiterten Floating Point-Befehlen für Multimedia-Darstellungen, einem „Execution Trace Cache“ sowie den neuen Einheiten „Rapid Execution Engine“ und „Advanced Dynamic Execution“.

Die Rapid Execution Technology soll dafür sorgen, dass die arithmetischen Recheneinheiten (Arithmetic Logic Units: ALUs) bestimmte Befehle doppelt so schnell wie der Prozessorkern ausführen können. Die Hyper Pipelined Technology erhöht die Durchsatzrate der Pipeline um ganze 100 Prozent, erklärte Austin. Entsprechend könne man den P4 mit 1,4 GHz starten, wahrend der PIII derzeit mit maximalen Taktraten etwas über einem GHz operiert.

Die Advanced Dynamic Execution genannte Technik sorgt dafür, dass nur die auch wirklich benötigten Befehle ausgeführt werden – mit der dreifachen Geschwindigkeit der früheren P6-Mikroarchitektur. Das neue Cache Subsystem besteht aus einem angeblich effizienteren Level 1 Execution Trace Cache und einem 256 Kbyte fassenden Level 2 Cache, der eine Durchsatzrate von bis zu 48 GByte/s aufweisen soll.

Die Streaming SIMD Extensions 2 erweitern die bekannten MMX- und SSE-Befehle um 144 neue Instruktionen. Der überarbeitete, mit 400 MHz getaktete Systembus kann Transferraten von bis 3,2 GByte/s erreichen, versprach Austin – dies bedeutet die dreifache Bandbreite des PIII.

Kontakt:
Intel, Tel.: 089/9914303